半導体の製造プロセス技術

研究紹介 :

半導体の製造プロセス技術

めっき装置開発を支えるシミュレーション技術


めっきはプリント基板や半導体素子の配線形成に幅広く利用されていますが、最近は、大面積の領域に対しても、高い膜厚均一性が要求されたり、アスペクト比の高い溝や穴に欠陥無く埋め込むことが要求されるなど、従来の経験的な知見からでは対応が困難となってきています。　そのために、めっきの析出挙動を解明し、物質移動や電気化学の基本式を用い、液内のイオン濃度の分布や表面の析出速度を数値的に計算することで、めっき膜の形成状態を予測する技術を開発しています。トレンチやホール内への析出予測に対しては、添加剤の効果を取り入れたミクロ解析プログラムが、ウェーハ全体の膜厚分布の予測に対しては、シード層の厚さやめっき浴槽の形状効果を考慮したマクロ解析プログラムが適用できます。　この技術を利用することで、装置開発やプロセスチューニングの期間短縮・コスト削減が可能となります。


図1　ウェーハ面内の膜厚分布を予測するマクロ解析プログラムめっき浴槽モデリング画面


図2　(a)予測したウェーハ面内膜厚分布	図2　(b)ウェーハ中心から外周にかけてのめっき膜厚分布